PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-138973

(43) Date of publication of application: 23.07.1985

(51)Int.Cl.

H01L 29/78 H01L 21/265

(21)Application number: 58-247134

(71)Applicant: FUJI ELECTRIC CORP RES & DEV LTD

(22) Date of filing:


27.12.1983

(72)Inventor: SHIMIZU AKINORI

(54) MANUFACTURE OF INSULATED GATE TYPE FIELD EFFECT TRANSISTOR

(57)Abstract:

PURPOSE: To enable the self-aligning formation of a source and drain region with using a gate electrode of metal such as aluminum by performing activation of impurities implanted into a source and drain region of MISFET by use of a metallic gate electrode and a field oxide film as masks by using an inert gas plasma with low temperature. CONSTITUTION: After forming a thick oxide film 2 in a field part of an n type Si substrate 1 and a gate oxide film 5 in an element region, a gate electrode 6 consisting of aluminum is deposited. By using the gate electrode 6 and the field oxide film 2 as masks, boron ions are implanted in a source and drain region. The semiconductor substrate is arranged on a negative plate and Ar gas is introduced to generate an Ar gas plasma. Then by utilizing the energy of said plasma, activiation of ion implantation regions 41 and 42 is contrived. A CVD oxide film 9 is coated as an interlayer insulating film. After Contact holes 11 and a metallic wiring, e.g., an aluminum-silicon alloy film wiring 7 is formed, passivation with a plasma nitride film 8 is performed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19日本国特、許庁(JP)

10特許出願公開

⑩公開特許公報(A)

昭60-138973

60Int Cl.4

識別記号

厅内整理番号

49公開 昭和60年(1985)7月23日

H 01 L 29/78

8422-5F 6603-5F

未請求 発明の数 1 (全3頁)

❷発明の名称

絶縁ゲート型電界効果トランジスタの製造方法

创特 昭58-247134

昭58(1983)12月27日

横須賀市長坂2丁目2番1号 株式会社富士電機総合研究

所内

株式会社富士電機総合

横須賀市長坂2丁目2番1号

研究所

弁理士 山口

の製造方法

2. 特許請求の範囲

- 1) 一導電形の半導体基板の所定の領域に絶縁膜 を介して金属からなるゲート電極、別の所定の領 域に絶縁層を形成したのち、前配ゲート電極およ び絶縁階をマスクとして反対導電形の不純物を注 入し、次いで不活性ガスプラズマを用いて注入不 納物を活性化するととを特徴とする絶縁ゲート型 電界効果トランジスタの製造方法。
- 2) 特許請求の範囲第1項記載の方法において、 ゲート電極がアルミニウムからなることを特徴と する絶縁ゲート型電界効果トランジスタの製造方 法。
- 3) 特許請求の範囲第1項または第2項記載の方 法において、不活性ガスプラズマがアルゴンガス プラズマであることを特徴とする絶縁ゲート型電: 界効果トランジスタの製造方法。

トランジスタの製造方法に関する。

〔従来技術とその問題点〕

との他の技術としては、従来第1図(a)乃至(d)に 示すよりな製造方法によるのが一般的であつた。 すなわち。第1図(a)は、シリコン基板1の素子形 成領域を除く表面を選択的に厚いフィールド酸化。 膜2で被う工程、第1図(b)は、化学的気相成長法 (以下CVD法と記す) により散化膜の堆積したの ち退択エッチングによりゲート電極予定領域に CVD 酸化酸3を積層形成し、フィールド酸化酸2 とCVD酸化膜3をマスクとして熱拡散法もしくは イオン注入法により基板1と反対導電型の不純物 を導入し、さらに高温ドライブイン工程により活 性化してソース・ドレイン領域を 41, 42 形成す る工程、第1図(c)は、CVD酸化膜3のゲート電極 形成領域31をエッテング除去した後、ゲート散

化膜 5 を熱酸化法により成長させる工程、第1 図(d) はアルミニウム、もしくは、アルミニウムを設めていまり、ゲート電極 6 および配額 7 を形成し、次・ペーション膜 8 を堆積 する工程とである。上記の方法では、アルミニウムの融点が 6 6 0 でと低いため、アルミニウムの融点が 6 6 0 でと低いため、アルミニウムト電極 6 の形成をソース・ドレイン領域 41,42 との重なりが生じ、寄生容量が大きくなるという欠点があつた。

この寄生容量を低減させるためには、多結晶シ リコンゲート電極による自己整合的なソース・ド レイン領域形成法がとられる場合が多い。しかし、 この方法では線幅の微細化とともに多結晶シリコ ン配線の抵抗が高くなり、寄生容量が低減するに もかかわらず動作速度が向上しないという問題が 新たに生じてきた。

リコン基板1のフィールド部に14m程度の厚い酸 化膜2を、素子領域には、300Åのゲート酸化 膜5を形成した後、アルミニウムから成るゲート 電極6を堆積する工程である。アルミニウム電極 6 の厚さは、5000Aである。第2 図(b)の前半は、 遊板表面に不純物を注入する工程である。具体的 には、ゲート電極6とフィールド酸化膜2とをマ スクとして、ソース・ドレイン領域に加速電圧30 keV、 ドーズ量 2 × 10¹⁵cm⁻² でほう素イオンを打 込む。注入深さは 0.15 μm 程度である。後半が本 発明の適用工程であり、注入された不純物を活性 化する工程である。実際には、上配半導体基板を 300℃の陰極板の上に配置し、チャンパー内に、 アルゴンガスを導入して、ガス圧力 0.1 Torr、直 流印加賀圧1000Vでアルゴンガスプラズマを発 生させ、プラズマのエネルギーを利用して、イオ ン注入領域 41,42 の活性化を図る。 表面ほう素 設度は1×10²⁰cm⁻³程度である。第2図(c) に示す 工程では、5000ÅのCVD 酸化膜 9 を層間絶線膜 として被者させる。第2図(d)は周知の工程であり、

[発明の目的]

本発明は、上記の欠点を除去して、寄生容量、配線抵抗をともに低減するため、アルミニウムのような金属のゲート電極を用いてしかも自己整合的なソース・ドレイン領域形成が可能となるようなMISFETの製造方法を提供するととを目的とする。

〔発明の要点〕

本発明は一導電形の半導体基板の所定の領域に 絶縁膜を介して金属からなるゲート電極、別の所 定の領域に絶縁層を形成したのち、ゲート電極お よび絶級層をマスクとして反対導電形の不純物を 注入し、次いで不活性ガスプラズマを用いて注入 不純物を活性化することにより上記の目的を達成 する。

[発明の実施例]

以下、図を引用して、本発明の実施例を説明する。第2図(a)乃至(d)は、本発明の一実施例の工程を示す断面図であり、ゲート金属としてアルミニウムを用いた例である。まず第2図(a)は、n形シ

ソース・ドレイン領域 41,42 上にコンタクトホール 11,12 を開孔し、金陶配線例えば 5000 Å 厚のアルミニウム・シリコン合金膜配線 7 を形成した後、1 μm 厚のブラズマ窒化膜 8 でパツシベーションを施す工程である。

他の実施例として、不純物の基板への注入にブラズマを用いる方法が挙げられる。この方法では、n形シリコン基板を300℃の陰極板の上に配置し、チャンパー内に水素で1000ppm希积したB2H6ガスを導入して、ガス圧力2Torr、直流印加電圧500Vでプラズマを発生させ、ほう紫を注入する。注入時間1分で、装面濃度1~2×10²⁰cm⁻³、接合深さ0.1 μm の後いほう素注入層が形成される。この例の場合、アルゴンガスブラズマによる注入不純物の活性化は同じチャンパー内で連続して行なうことができる。

[発明の効果]

本発明によれば、金属ゲート電極とフィールド 酸化膜をマスクとしてMISFETのソース・ドレイ ン領域へ注入された不純物の活性化を、アルゴン

特開昭GU-138973 (3)

酸化膜、6 …… アルミニウムゲート電極。

代理人立理士 山 口



ガスプラズマのような不活性ガスプラズマを用いて300℃以下の低温で行えるようにしたので、寄生容量低減法として有効な、ゲートによるな低減法として有効な、ゲートにようななのようなでは、アルミニウムのようにある。また、活性化を低温で行うととができるためソース・ドレイン領域の接合際さが、0.1~0.2 μm と逸いため、寄生容量の一層の低減と短チャネル効果の防止という二つの効果も合わせて得られた。

なお、本発明は、ゲート電極として、アルミニ ウムだけではなく、他の種々の金属の場合でも適 用できるととは言うまでもないであろう。

4. 図面の簡単な脱明

第1図は、従来の絶縁アルミゲート型電界効果トランジスタの製造工程を示す断面図、第2図は本発明の一実施例の工程を示す断面図である。

1 …… シリコン蒸板、2 …… フィールド酸化膜、41,42 ……ソース・ドレイン領域、5 ……ゲート

